

具开路检测功能的正高压热插拔控制器

特点

- 允许电路板在带电背板上安全地插拔
- 可在 10.8V 至 36V 的范围内控制供电电压
- 折返电流限制
- 开路和过流故障检测
- 驱动一个外部 N 沟道 MOSFET
- 过流故障之后进行自动重试或锁断操作
- 可编程供电电压上电速率
- 欠压和过压保护
- MOSFET 开路检测
- 16 引脚 SSOP 封装


应用

- 板卡带电插拔
- 电子电路断路器/电源总线
- 工业用高压侧开关/电路断路器
- 24V 工业/报警系统
- 12V 和 24V 分布式电源系统


LTC、**LTC** 和 **LT** 是凌特公司的注册商标。
Hot Swap 是凌特公司的商标。
 其他商标是各自拥有者的产权。

典型应用

24V、2A 热插拔控制器



LT4254 的起动特性



绝对最大额定值 (注1)

封装/订购信息

供电电压 (V_{CC})	-0.3 至 44V
SENSE、PWRGD	-0.3 至 44V
GATE	-0.3 至 50V
FB、UV、OPEN	-0.3 至 44V
OV	-0.3 至 18V
RETRY	-0.3 至 15V
TIMER	-0.3V 至 4.3V
最大输入电流 (TIMER)	100 μ A

工作温度

LT4254C 0°C 至 70°C

LT4254I -40°C 至 85°C

贮存温度范围 -65°C 至 150°C

引脚温度(焊接时间 10 秒) 300°C

产品型号	
LT4254CGN LT4254IGN	
GN 器件标记	
4254 4254I	
订购选项 卷装：加 #TR 无铅型：加 #PBF 无铅型卷装：加 #TRPBF 无铅型标记： http://www.linear.com/leadfree/	

TOP VIEW

GN PACKAGE
16-LEAD PLASTIC SSOP
 $T_{JMAX} = 125^\circ\text{C}$, $\theta_{JA} = 130^\circ\text{C}/\text{W}$

对于规定工作温度范围更宽的器件，请咨询凌特公司。

注：NC = 不连接

电 特 性 凡标注●表示该指标适合整个工作温度范围，否则仅指 $T_A = 25^\circ\text{C}$ 。 $V_{CC} = 24\text{V}$ ，除非特别注明。

符号	参数	条件	最小值	典型值	最大值	单位
V_{CC}	工作电压		●	10.8	36	V
I_{CC}	工作电流			1.9	3	mA
V_{UVLH}	欠压门限	V_{CC} 低至高变换	●	3.96	4	4.04
V_{UVTYS}	迟滞			0.25	0.4	0.55
I_{INUV}	UV 输入电流	$UV = 4.5\text{V}$ $UV = 0\text{V}$		-0.1 -1.5	-1 -3	μA
V_{OVHL}	过压门限	V_{CC} 低至高变换	●	3.96	4	4.04
V_{OVHYS}	迟滞			0.25	0.4	0.55
I_{INOV}	OV 输入电流	$0\text{V} \leq OV \leq 6.5\text{V}$		0.1	1	μA
V_{OPEN}	开路电压门限 ($V_{CC} - V_{SENSE}$)		●	2	3.5	5
V_{OOPEN}	OPEN 输出低电压	$I_0 = 2\text{mA}$ $I_0 = 5\text{mA}$		0.20 0.75	0.5 1.3	V
I_{INOPEN}	漏电流	$V_{OPEN} = 5\text{V}$		0.1	1	μA
$V_{SENSETRIP}$	SENSE 引脚跳变电压 ($V_{CC} - V_{SENSE}$)	$FB = 0\text{V}$ $FB \geq 2\text{V}$	● ●	5.5 40	12 50	mV
I_{INSNS}	SENSE 引脚输入电流			40	70	μA
I_{PU}	GATE 上拉电流	充电泵接通, $\Delta V_{GATE} = 7\text{V}$	●	-15	-35	-63
I_{PD}	GATE 下拉电流	任何故障, $V_{GATE} = 3\text{V}$		40	60	80
ΔV_{GATE}	外部 N 沟道栅极驱动器 (注 2)	$V_{GATE} - V_{CC} : 12\text{V} \leq V_{CC} \leq 20\text{V}$ $20\text{V} \leq V_{CC} \leq 36\text{V}$	● ●	4.5 10	8.8 11	12.5
V_{FB}	FB 引脚门限	FB 高至低变换 FB 低至高变换	● ●	3.96 4.20	4 4.45	4.04 4.65
V_{FBHYS}	FB 迟滞电压			0.3	0.45	0.60
V_{OLPGD}	PWRGD 输出低电压	$I_0 = 1.6\text{mA}$ $I_0 = 5\text{mA}$		0.25 0.63	0.4 1.0	V

4254fa




电特性 凡标注●表示该指标适合整个工作温度范围，否则仅指 $T_A = 25^\circ\text{C}$ 。 $V_{CC} = 24\text{V}$ ，除非特别注明。

符号	参数	条件	最小值	典型值	最大值	单位	
I_{PWRGD}	PWRGD 引脚漏电流	$V_{PWRGD} = 36\text{V}$		0.1	10	μA	
I_{INFB}	FB 输入电流	$FB = 4.5\text{V}$		-1	-0.1	μA	
$I_{TIMERPU}$	TIMER 上拉电流		●	-60	-120	-180	μA
$I_{TIMERPD}$	TIMER 下拉电流		●	1	3	5	μA
$V_{THTIMER}$	TIMER 关断门限电压	$C_{\text{TIMER}} = 10\text{nF}$	●	4.3	4.65	5	V
D_{TIMER}	占空比 (RETRY 模式)		●	1.5	3	4.5	%
$V_{\text{RETRY(TH)}}$	RETRY 门限		●	0.4	0.8	1.2	V
I_{INRTR}	RETRY 输入电流	$\text{RETRY} = \text{GND}$		-120	-85	-40	μA
t_{PHLUV}	UV 低至 GATE 低	$C_{\text{GATE}} = 100\text{pF}$			1.7		μs
t_{PLHUV}	UV 高至 GATE 高	$C_{\text{GATE}} = 100\text{pF}$			6		μs
t_{PHLFB}	FB 低至 PWRGD 低				0.8		μs
t_{PLHFB}	FB 高至 PWRGD 高				3.2		μs
$t_{PHLSENSE}$	$(V_{CC} - V_{\text{SENSE}})$ 高至 GATE 低	$V_{CC} - V_{\text{SENSE}} = 275\text{mV}$			2.5	4	μs










注 1：绝对最大额定值是指超出该值则器件的寿命可能会受损。

注 2：一个内部箝位电路将 GATE 引脚电压限制为比 V_{CC} 高 11V 的最大值 (在正常工作状态下)。将该引脚驱动至一个超过箝位电压的电压值有可能损坏器件。










典型性能特征








典型性能特征



典型性能特征



典型性能特征



引脚功能

V_{CC}：输入供电电压。正电源输入范围为10.8V至36V，以进行正常操作。 I_{CC} 一般为1.9mA。对于低于9.8V(典型值)的输入，一个内部电路将使LT4254失效。

GND：器件地。该引脚必须连接至接地平面以获得最佳性能。

FB：电源状态良好比较器输入。FB引脚通过一个外部阻性分压器来监视输出电压。当FB引脚上的电压低于4V的高至低门限时，PWRGD引脚将被拉至低电平。而当FB引脚电平被拉至4.45V的低至高门限

以上时，PWRGD引脚被释放。

FB引脚还能够改变折返电流限值(参见图7和有关的讨论)。如需使PWRGD监视功能失效，则把FB引脚连接至输出电压，并将PWRGD引脚浮置。

TIMER：定时输入。一个从TIMER引脚连接至GND的外部定时电容器用于设置该器件被允许处于电流限值状态的最长时间。当该器件进入电流限值状态时，一个120 μ A的上拉电流源开始对定时电容器进行充电。当TIMER引脚上的电压达到4.65V(典型值)时，GATE引脚被拉至低电平；TIMER上拉电流将被

引脚功能

切断且由一个 $3\mu\text{A}$ 的下拉电流对电容器进行放电。当 TIMER 引脚电压降至 0.65V (典型值)以下时，如果 RETRY 引脚为高电平，则 GATE 引脚再次接通(如果 RETRY 引脚为低电平，则 UV 引脚必须脉动至低电平，以在 GATE 引脚接通之前使内部故障闭锁复位)。如果 RETRY 引脚接地且 UV 引脚未循环至低电平，则 GATE 引脚将保持锁断状态，且 TIMER 引脚将被放电至接近地电位。在 TIMER 引脚放电至 0.65V (典型值)之后，UV 引脚必须循环至低电平，以使器件复位。

如果 RETRY 引脚浮置或被连接至一个高于其 1.2V 门限以上的电压，则 LT4254 将在一个电流故障之后自动再起动。在输出短路状态下，LT4254 将以一个 3% 的接通时间占空比在接通与关断之间循环。

RETRY：电流故障重试。RETRY 设定电流限值的工作模式。如果 RETRY 引脚浮置，则 LT4254 将在一个电流故障之后自动重新起动。如果该引脚被连接至一个低于 0.4V 的电压，则该器件将在一个电流故障之后锁断(这要求 UV 引脚循环至低电平以重新起动正常操作)。

GATE：用于外部 N 沟道 MOSFET 的高压侧栅极驱动。对于高于 20V 的 V_{CC} 电源电压，一个内部充电泵可确保栅极驱动电压至少为 10V ；对于 10.8V 至 20V 的 V_{CC} 电源电压，则可确保 4.5V 的栅极驱动电压。GATE 引脚电压的上升斜率由一个从 GATE 引脚连接至 GND 的外部电容器和一个取自充电泵输出的 $35\mu\text{A}$ 内部上拉电流源来设定。

如果达到电流限值，则对 GATE 引脚电压进行调节，以便检测电阻器两端保持一个恒定的电压，同时定时电容器开始充电。如果 TIMER 引脚电压超过 4.65V ，则将 GATE 引脚拉至低电平。

每当 UV 引脚被拉至低电平，或 V_{CC} 电源电压降至外部设置的欠压门限以下或过压门限以上时，GATE 引脚电压也被拉至 GND。

在正常工作状态下，GATE 引脚电压被内部箝位于一个比 V_{CC} 高 11V (典型值)的最大电压值。将该引脚驱动至箝位电压之上会损坏器件。在外部 MOSFET

的栅极和源极之间需要布设一个齐纳二极管，以便在瞬间短路状态下对其栅极氧化物提供保护。请参见“应用信息”部分。

SENSE：电流限值检测。在 V_{CC} 和 SENSE 之间的电源通路上放置了一个检测电阻器。在电流限值模式下，当 FB 引脚电压为 2V 或更高时，电流限值电路将检测电阻器两端的电压 ($\text{V}_{\text{CC}} - \text{SENSE}$) 调节至 50mV 。如果 FB 引脚电压降至 2V 以下，则检测电阻器两端的已调节电压将线性下降，并在 FB 为 0V 时停止于 15mV 。OPEN 引脚输出也利用 SENSE 引脚来检测输出电流何时低于 $(3.5\text{mV})/\text{R}_5$ 。如欲使电流限值功能失效，则将 SENSE 连接至 V_{CC} 。

PWRGD：至 GND 的集电极开路输出。只要 FB 引脚上的电压降至高至低门限电压以下，则将 PWRGD 引脚拉至低电平。当 FB 引脚上的电压超过低至高门限电压时，该引脚将呈高阻抗状态。一个外部上拉电阻器能够把 PWRGD 引脚拉至一个高于或低于 V_{CC} 的电压值。如欲使 PWRGD 失效，则将该引脚浮置并把 FB 引脚连接至输出电压。


UV：欠压检测。UV 是一个使输出电压有效的输入。当 UV 引脚电压被驱动至 4V 以上时，GATE 引脚开始充电且输出接通。当 UV 引脚电压降至 3.6V 以下时，GATE 引脚放电且输出关断。

在一个电流限值故障周期之后使 UV 引脚电平脉动至地 (TIMER 引脚电压放电至典型值 0.65V 以下) 将使故障闭锁复位(当 RETRY 引脚为低电平时，控制锁断操作) 并允许器件重新接通。如需使 UV 检测失效，则通过一个 10k 电阻器将该引脚连接至 V_{CC} 。

OV：过压检测。OV 是一个使输出电压失效的输入。如果 OV 引脚电压高于 4V ，则 GATE 引脚被放电且输出关断。当 OV 引脚电压降至 3.6V 以下时，GATE 引脚开始充电且输出重新接通。如需使 OV 检测失效，则将该引脚连接至地。

OPEN：开路检测输出。该引脚是一个集电极开路输出，如果负载电流低于 $(3.5\text{mV})/\text{R}_5$ ，则该引脚被释放并通过一个外部电阻器拉至高电平。不用时，将该引脚断开。

方框图



测试电路




图 1

时序图




图 2 : UV 至 GATE 定时




图 3 : VOUT 至 PWRGD 定时




图 4 : SENSE 至 GATE 定时

应用信息

带电板插入

当电路板插入带电背板时，电路板旁路电容器在其充电过程中有可能从背板电源总线吸收高的峰值电流。瞬变电流将会对连接器插针造成永久性的损坏并干扰系统电源，从而导致系统中的其他电路板复位。

LT4254 专为以一种受控方式来接通电路板的电源电压而设计，从而允许电路板在带电背板上安全

地插拔。该器件还提供了欠压和过压以及过流保护功能，而一个电源状态良好输出信号用来指示何时输出电源电压处于高输出就绪状态。

上电序列

在电源通道中放置一个外部 N 沟道 MOSFET 调整晶体管 (Q1)，用以控制电源电压的上电 (图 5)。电阻器 R5 提供电流检测，电容器 C1 控制 GATE 压摆。

应用信息




图 5 : 2A、24V 应用

电阻器 R7 负责对电流控制环路进行补偿，而电阻器 R6 用于防止在 Q1 中发生高频振荡。

电源引脚初次连接时，晶体管 Q1 保持关断状态。如果 V_{CC} 引脚上的电压位于外部设置的欠压和过压门限之间，且 TIMER 引脚电压低于 4.65V (典型值)，则晶体管 Q1 将被接通 (图 6)。GATE 引脚电压以 $35\mu\text{A}/\text{C}_1$ 的斜率上升，电源涌人电流被设定为：

$$I_{INRUSH} = C_L \cdot 35\mu\text{A}/\text{C}_1$$

如果电流检测电阻器 R5 两端的电压达到 $V_{SENSETRIP}$ ，则内部电流限值电路将对涌人电流加以限制。对 GATE 引脚上的电压进行调节以使检测电阻器两端的电压保持恒定，且 TIMER 引脚开始充电。

当 FB 引脚电压升至低至高 V_{FB} 门限之上时，PWRGD 引脚电平走高。

短路保护

LT4254 具有一个可编程折返电流限值和一个能够对短路和负载电流过大提供保护的电子电路断路器。电流限值是利用一个位于 V_{CC} 和 SENSE 引脚之间的检测电阻器 (R5) 来设置的。

为了防止调整晶体管中功耗过大，并减小输出短路状态下输入电源上的电压尖峰，电流将作为输出电压的一个函数而折返，并在 FB 引脚上进行内部检测。




图 6 : 起动波形

当 FB 引脚上的电压为 0V 时，电流限值电路将驱动 GATE 引脚以在检测电阻器的两端产生一个恒定的 12mV 压降。随着 FB 引脚输出的增加，检测电阻器两端的电压增加，直到 FB 引脚电压达到 2V，此时检测电阻器两端的电压被保持在 50mV 的恒定值 (见图 7)。电流限值门限按下式计算：

$$I_{LIMIT} = 50\text{mV}/R_5$$

式中的 R_5 为检测电阻器。

对于一个 0.025Ω 的检测电阻器，电流限值被设定于 2000mA ，并在输出被短路至地时折返至 600mA 。这样，短路状态下 MOSFET 的功耗从 36W 降至 12W 。请参见“关于布局的考虑”部分以了解与电路板布局有关的重要信息，最大限度地减少电流限值门限误差。

应用信息




图 7：电流限值检测电压与反馈引脚电压的关系曲线

LT4254 还具有一个可变过流响应时间。该器件对 GATE 引脚电压进行调节所需的时间是连接于 V_{CC} 引脚和 SENSE 引脚之间的检测电阻器两端的电压的函数。这有助于消除对电流尖峰和瞬变的敏感性，这种敏感性有可能在不必要的的情况下触发电流限值响应并增加 MOSFET 的功耗。图 8 示出了作为 SENSE 引脚过驱动电压的函数的响应时间。

TIMER

TIMER 引脚提供了一种设置 LT4254 被允许工作于电流限值模式的最大时间的方法。当电流限值电路不在运行状态时，由一个 3μA 的电流源将 TIMER 引脚拉至 GND 电位。当电流限值电路进入运行状态后，只要这种运行状态保持下去，则一个 123μA 的上拉电流源连接至 TIMER 引脚，电压将以 120μA/C_{TIMER} 的斜率上升。一旦知道了期望的最大电流限值时间，则电容值为：

$$C(nF) = 25 \cdot t(ms)$$

每当 TIMER 引脚电压达到 4.65V (典型值) 时，即设定内部故障闭锁，导致 GATE 引脚被拉至低电平，并由一个 3μA 的电流源将 TIMER 引脚放电至 GND 电位。在 TIMER 引脚电压降至 0.65V (典型值) 之前，不允许该器件再次接通。

永远不得采用一个低阻抗将 TIMER 引脚拉至高电平，这是因为只要 TIMER 引脚电压升至门限上限




图 8：对过流的响应时间

(一般为 4.65V) 以上，则引脚特性将从一个高阻抗电流源变为一个低阻抗。如果必须采用一个逻辑信号将该引脚拉至高电平，则必须把一个电阻器与 TIMER 引脚相串联，以便将电流限制于 100μA 左右。应按下式来选择电阻值：

$$R_{SERIES} = (V_{LOGIC} - 4.65V)/100\mu A$$

每当 GATE 引脚被任何的故障状态控制为关断时，则由一个大电流使其放电，并关断外部 MOSFET。图 9 中的波形示出了输出是如何在一个短路故障之后锁断的。当定时脉冲斜坡上升时，检测电阻器两端的压降被维持在 12mV。由于输出未上升，因此当把 FB 引脚电压提升至 2V 以上时，电流仍为 12mV/R5，使得该电路锁断。

自动再启动

如果 RETRY 引脚浮置，则器件的功能与前一部分所述的相同。

当 TIMER 引脚上的电压斜坡回降至 0.65V (典型值) 时，LT4254 再次接通。如果输出端上的短路状态仍然存在，该循环将无限次地自我重复下去。短路状态下的占空比为 3%，这将防止 Q1 产生过热现像。

锁断操作

如果 RETRY 引脚接地，LT4254 将在一个电流故

应用信息

锁断操作




图9：锁断波形

障之后锁断。器件锁断之后，可控制其起动回冲。这种控制是通过将UV引脚循环至低电平而后回至高电平来完成的(该指令只有在TIMER引脚放电至典型值为0.65V的门限以下之后才能被接受，以防止晶体管Q1发生过热现像)。

因此，当仅采用RETRY引脚时，LT4254要么将在一个过流故障状态结束之后锁断，要么进入一个打嗝模式(hiccup mode)。

欠压和过压检测

LT4254采用UV和OV引脚来监视V_{CC}电压，并为用户的操作门限设定赋予了极大的灵活性。UV和OV引脚在内部与一个模拟窗口比较器相连。一旦UV引脚电压降至3.6V以下或OV引脚电压升至4V以上，GATE引脚将被拉至低电平，直到UV/OV引脚电压返回正常工作电压窗口(分别为4V和3.65V)为止。

电源状态良好检测

LT4254拥有一个用于监视输出电压的比较器。输出电压是由FB引脚通过一个外部电阻器串来检测的。比较器的输出(PWRGD引脚)是一个开路集电极能够在高达36V下执行上拉操作。

PWRGD引脚可直接对一个带有高态有效使能输入的电源模块进行使能/禁止操作。图11示出了利用PWRGD引脚来控制一个低态有效使能输入电源模块

自动再起动操作(短路输出)




图10：RETRY 波形

的方法。由晶体管Q2和R10来完成信号的反转。

FET开路检测

LT4254可用来检测是否存在FET开路。当检测电阻器两端的电压低于3.5mV时，开路集电极下拉器被关断，使得能够从外部将OPEN引脚拉至高电平。

当OPEN引脚为高电平且PWRGD引脚为低电平时(在该器件完成了其起动循环之后)，则发出FET开路状态指示信号。在起动过程中，如果在PWRGD引脚电平走高之后负载仍未被启动，则有可能导致该FET开路状态指示信号的误发。为避免发生这种误指示，在长度为t_{STARTUP}(由下式计算)的时间里，不应对OPEN和PWRGD引脚进行轮询：

$$\frac{3 \cdot V_{CC} \cdot C_1}{35\mu A} = t_{STARTUP}$$

这可以通过一个微控制器(如果可行的话)或布设一个RC滤波器(如图12所示)来完成。

一旦OPEN引脚电压超过监视逻辑门限V_{THRESH}且PWRGD引脚为低电平，则发出FET开路状态指示信号。为避免发生误指示，应采用下式来设定RC乘积：

$$RC > \frac{3 \cdot V_{CC} \cdot C_1}{35\mu A \left(\ln \left(\frac{V_{LOGIC}}{V_{LOGIC} - V_{THRESH}} \right) \right)}$$

另一种有可能导致误指示的情形是LT4254在起动期

应用信息




图 11：低态有效使能 PWRGD 应用




图 12：用于 FET 开路检测的延迟电路

间进入电流限值模式。这会使得 $t_{STARTUP}$ 比计算值要长。而且，如果 LT4254 处于电流限值模式的时间长到足以使 TIMER 引脚完全充电至其门限，那么 LT4254 要么锁断 (RETRY = 0)，要么进入电流限值打嗝模式 (RETRY = 浮置)。在这两种场合都会发生 FET 开路状态的误指示。如果 LT4254 确实在起动过程中进入电流限值模式，则可增大 C1 的数值 (见“上电序列”部分)。

电源瞬变保护

LT4254 是经过全面测试的，并保证在电源电压高至 44V 的条件下不会受损。然而，高于 44V 的电压瞬变有可能损坏该器件。在短路状态下，流经电源走线的电流的巨大变化会引发有可能超过 44V 的感应电压瞬变。为使电压瞬变最小化，应采用更加宽的走线或更厚的走线金属镀覆以最大限度地减小

电源走线的寄生电感，并在 V_{CC} 和 GND 之间放置一个 0.1μF 的旁路电容器。在输入端设置一个浪涌抑制器 (Transorb) 也能够防止因电压瞬变引起的损坏。

GATE 引脚

GATE 引脚驱动电压与 V_{CC} 的关系曲线示于图 13。GATE 引脚被箝位于一个比 V_{CC} 高 12V 的最大电压值。该箝位电压是专为承受内部充电泵电流而设计的。如果 V_{OUT} 上存在发生瞬时低阻短路的可能性，则应采用一个外部齐纳二极管。在 12V 的最小输入电源电压条件下，最小栅极驱动电压为 4.5V。




图 13： ΔV_{GATE} 与 V_{CC} 的关系曲线

应用信息




图14：负输出电压保护二极管应用

当输入电源电压高于 20V 时，则栅极驱动电压至少为 10V，且可采用一个标准门限的 MOSFET。在输入电源电压范围为 12V 至 15V 的应用中，必须采用一个逻辑电平 MOSFET。

在某些应用中， V_{OUT} 引脚电压有可能振铃至地电位以下(由于走线寄生电感的缘故)。电流较大的应用(尤其是在输出负载距 LT4254 很远的场合)对这种瞬变更为敏感。这是正常的，而且 LT4254 在设计时也允许一些振铃到低于地电位。但是，如果该应用中 V_{OUT} 可振铃至低于地电位 1V 以上，则 LT4254 可能会受损，如图 14 所示，此时必须给电路增加一个从地(正极)连接至 V_{OUT} (负极)的外部二极管(至关重要的是：二极管的反向击穿电压必须高于预计的最高 V_{CC} 电压)。一个从地连接至直接位于 LT4254 引脚上的 V_{OUT} 的电容器有助于减小 V_{OUT} 的振铃量，但对有些应用来说这可能还不够。

在故障状态下，LT4254 利用一个能够吸收约 55mA 电流的开关来拉低 GATE 引脚电压。一旦 GATE 引脚电压降至比输出电压低一个二极管压降，则外部齐纳二极管将被加上正向偏压，且输出也将被放电至 GND 电位。除了 GATE 电容外，输出电容也将通过 LT4254 放电。在采用了非常大的输出电容器的应用中，这有可能导致 LT4254 受损。因此，能

够与 LT4254 一道使用的最大输出电容为 1000μF。

在采用了非常大的外部 N 沟道 MOSFET 的应用中，当最初插入带电背板时(在 LT4254 进入运行状态并拉低 GATE 引脚电平之前)，MOSFET 存在接通的可能性。这是由于漏至栅极间电容在漏极电压以极短的上升时间从地电位升至 V_{CC} 时强制电流流入 R7 和 C1 而造成的。为缓解这种情况，如图 16 所示，应在 R7 两端跨接一个负极与 C1 相连的肖特基二极管。

关于布局的考虑

为了实现精确的电流检测，建议对电流检测电阻器(典型应用电路中的 R5)进行开尔文(Kelvin)连接。1 盎司铜箔的最小走线宽度为每安培 0.02"，以确保走线的温度保持在一个合理的数值上。建议采用每安培为 0.03" 或更宽的走线。请注意 1 盎司铜的表面电阻约为 $530\mu\Omega/\square$ 。在大电流应用中，小电阻有可能引起大误差。利用简短的 V_{CC} 和 GND 走线将阻性分压器布设于器件引脚的近旁，使噪声免疫力得以显著提高。还需要一个从 UV 连接至 GND 的 $0.1\mu F$ 去耦电容器。图 15 示出了一种能够满足这些要求的电路板布局。

应用信息





图 15：推荐的元件布局

封装描述

GN 封装 16 引脚塑料 SSOP 封装 (窄式 .150 英寸) (参考 LTC DWG # 05-08-1641)



NOTE:
1. CONTROLLING DIMENSION: INCHES
2. DIMENSIONS ARE IN INCHES
(MILLIMETERS)

3. DRAWING NOT TO SCALE

*DIMENSION DOES NOT INCLUDE MOLD FLASH. MOLD FLASH
SHALL NOT EXCEED 0.006" (0.152mm) PER SIDE

**DIMENSION DOES NOT INCLUDE INTERLEAD FLASH. INTERLEAD
FLASH SHALL NOT EXCEED 0.010" (0.254mm) PER SIDE

典型应用




图 16：高 dV/dT MOSFET 接通保护电路

相关器件

器件型号	描述	备注
LT1641-1/LT1641-2	采用 SO-8 封装的正 48V 热插拔控制器	9V 至 80V 工作电压，有源电流限值，自动重试/关断
LTC4211	采用多功能电流控制的单热插拔控制器	2.5V 至 16.5V 工作电压，有源电流限值，双电平断路器
LTC4251	采用 SOT-23 封装的 -48V 热插拔控制器	始自 -15V 的浮动电压，有源电流限制，快速电路断路器
LTC4251-2/LTC4252-2	采用 MSOP 封装的 -48V 热插拔控制器	始自 -15V 的浮动电压，有源电流限制，电源状态良好输出
LTC4253	-48V 热插拔控制器和电源定序器	始自 -15V 的浮动电压，有源电流限制，使能三个 DC/DC 转换器
LT4256-1	采用 SO-8 封装的正 48V 热插拔控制器	10.8V 至 80V 工作电压，锁断运作，改良的 LT1641-1
LT4256-2	采用 SO-8 封装的正 48V 热插拔控制器	10.8V 至 80V 工作电压，自动重试运作，改良的 LT1641-2
LT4256-3	采用 GN-16 封装的正 48V 热插拔控制器	10.8V 至 80V 工作电压，开路检测，可选的锁断和自动重试